在现代电子设计领域中，Altera公司的Quartus II软件已经成为FPGA/ CPLD开发的重要工具之一。它提供了强大的功能和灵活的设计环境，能够满足从初学者到专业工程师的各种需求。本教程旨在为那些刚刚接触Quartus II 9.0的新手提供一个入门指南，帮助大家快速上手并掌握基本操作。

首先，在安装完Quartus II 9.0之后，我们需要熟悉其界面布局。打开软件后，可以看到顶部菜单栏包含了文件、编辑、视图等多个选项卡；左侧则是一个项目管理窗口，用于创建和组织我们的工程项目；中间部分是主要的工作区，这里将展示我们所创建的设计文件以及仿真结果等信息。

接下来就是创建一个新的工程了。点击菜单栏中的“File”->“New Project Wizard”，按照向导提示输入工程名称、选择保存路径，并指定目标器件类型（如Cyclone IV系列）。完成这些步骤后，我们就得到了一个空白的工程框架，接下来就可以开始添加源代码或者原理图了。

对于初学者来说，编写简单的Verilog HDL程序可能是最直观的学习方式之一。假设我们要实现一个简单的二进制计数器电路，那么可以这样定义模块：

```verilog

module Counter(

input wire clk,

output reg [3:0] count

);

always @(posedge clk)

begin

if (count == 4'd15)

count <= 4'd0;

else

count <= count + 1;

end

endmodule

```

将这段代码保存为`.v`格式的文件，并将其添加到刚才建立的工程中去。然后通过设置编译选项来确保所有必要的库都已经正确加载，并启动综合与布局布线流程。一旦成功完成了整个设计过程，就可以运行时序仿真来验证我们的计数器是否正常工作了。

除了文本形式的设计方法外，Quartus II还支持图形化的Schematic Editor。如果你更倾向于使用图标来进行逻辑构建的话，也可以利用这个工具绘制出相应的电路图。只需选择菜单中的“Tools”->“Schematic Editor”，然后拖拽所需的元件符号到画布上即可开始设计。

最后别忘了保存你的成果！无论是源代码还是图形化设计文件，都应该妥善地存放在易于查找的地方。此外，定期备份也是十分重要的，以防止因意外情况而导致数据丢失。

通过以上介绍，相信你已经对如何使用Quartus II 9.0有了初步了解。当然，这只是冰山一角而已，随着实践经验的积累，你会发现自己能够处理更加复杂和高级的任务。希望这篇简短的教程能为你开启一段充满乐趣且富有成效的学习旅程！